CLIPPEDIMAGE= JP406163576A

PAT-NO: JP406163576A

DOCUMENT-IDENTIFIER: JP 06163576 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: June 10, 1994

INVENTOR-INFORMATION:

NAME

YASUDA, HIROYASU

ASSIGNEE-INFORMATION:

NAME

NIPPON STEEL CORP

diffusion layers.

COUNTRY

N/A

APPL-NO: JP04335603

APPL-DATE: November 20, 1992

INT-CL_(IPC): H01L021/336; H01L029/784; H01L021/265
US-CL-CURRENT: 438/FOR.158,438/FOR.461,252/951,438/766

ABSTRACT:

PURPOSE: To manufacture reliably a finely structural P-type MOS transistor having a P-type gate electrode and shallow source/drain

CONSTITUTION: After boron ions 4 are implanted into a polycrystal silicon film

- 3, a metallic silicide film 5 of a high melting point is patterned in the form
- of a gate electrode on the polycrystalline silicon film 3, to and fluorine ions
- 6 are implanted into the film 3 using the patterned silicide film 5 as a mask.

Thereafter, a heat treatment is performed to the same, and boron is diffused

only from the fluorine-doped region into a substrate 2 to form shallow

source/drain diffusion layers 7 therein. Thereby, since fluorine is not

introduced into the polycrystal silicon film 3 constituting a part of the gate

electrode and into a gate oxide film 2 laid thereunder, the

variation of the threshold voltage of a MOS transistor which is caused by boron diffused into the semiconductor substrate 1 through the gate oxide film 2 is suppressed.

COPYRIGHT: (C)1994, JPO& Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-163576

(43)公開日 平成6年(1994)6月10日

(51)Int.CL ⁵	os loge	識別記号	庁内整理番号	FI	<u>-</u>				技術表示箇所
HO1L 2	•								
	29/784								
	21/265								
			7377—4M	H01L	29/78		301	P	
			8617-4M		21/ 265			L	
				•	審査請求	未請求	請求	項の数	(1(全 4 頁)
(21)出願番号		特顧平4-335603	(71)出願人	0000066	55				
					新日本第	以数林式	<u>소</u> 사		
(22)出顧日		平成 4年(1992)11	Ï				2丁目	6番3号	
Семурия		1 32 1 1 (1005)11	,12013	(72)発明者					- 1,7 - 3
				(12)36374			F10.	_ 1	新日本製鐵株
						-			
					式会社コ	こレクト	ロニク	ス付労	צאזפט
				(74)代理人	弁理士	國分	孝悦		
				I					


(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 P型ゲート電極及び浅いソース/ドレイン拡 散層を有する微細構造のP型MOSトランジスタを信頼 性良く製造する。

【構成】 多結晶シリコン膜3にホウ素4をイオン注入した後、多結晶シリコン膜3の上に高融点金属シリサイド膜5をゲート電極の形状にパターン形成し、この高融点金属シリサイド膜5をマスクとしてフッ素6をイオン注入する。しかる後、熱処理を行い、フッ素を注入した領域からのみ基板1内にホウ素を拡散させて、浅いソース/ドレイン拡散層7を形成する。

【効果】 ゲート電極部分の多結晶シリコン膜3及びその下のゲート酸化膜2にはフッ素がイオン注入されないので、このゲート酸化膜2を通じて半導体基板1内にホウ素が拡散することによるMOSトランジスタのしきい値電圧の変動が抑制される。



1

【特許請求の範囲】

【請求項1】 半導体基板上に熱酸化膜及び多結晶シリ コン膜を順次形成する工程と、

前記多結晶シリコン膜にホウ素を導入する工程と、 前記多結晶シリコン膜の上に絶縁膜又は高融点金属シリ サイド膜を堆積する工程と、

前記絶縁膜又は高融点金属シリサイド膜をパターニング する工程と、

パターニングされた前記絶縁膜又は高融点金属シリサイ 結晶シリコン膜と前記熱酸化膜中にフッ素をイオン注入 する工程と、

フッ素が注入された領域からホウ素を熱拡散により前記 半導体基板中に導入する工程と、

前記絶縁膜又は高融点金属シリサイド膜をマスクとして 前記多結晶シリコン膜をパターニングする工程とを有す ることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 20 関し、特に、不純物の拡散方法に関するものである。 [0002]

【従来の技術】従来、CMOS型の半導体集積回路を製 造する場合、製造工程の簡略化より、P型MOSトラン ジスタにおいてもN型多結晶シリコン電極を用いる埋め 込みチャネル型の構造が採られてきた。しかし、素子の 微細化を進めていく上で、ショートチャネル効果耐性等 の特性の優れた表面チャネル型の構造が求められてき た。

【0003】また、一方、素子の微細化には、ソース/ 30 ドレイン拡散層の浅接合化という要求がある。従来、イ オン注入法を用いたP型ソース/ドレイン拡散層の浅接 合化には、注入イオンとして、実効注入エネルギーが小 さく、浅い注入が可能な二フッ化ホウ素イオンが用いら れてきた。

【0004】以上のようなP型MOSトランジスタの微 細化において、P型導電性のゲート電極及び浅いソース /ドレイン拡散層の形成を同時に実現する方法として、 従来、図2に示すような方法が採られている。

【0005】まず、図2(a)に示すように、N型半導 40 体基板 (Nウェル) 11上に熱酸化膜12を形成し、そ の上に多結晶シリコン膜13を形成する。

【0006】次に、図2(b)に示すように、多結晶シ リコン膜13をゲート電極のパターンに加工する。

【0007】次に、図2(c)に示すように、全面に二 フッ化ホウ素イオン18を低エネルギーでイオン注入 し、図2(d)に示すように、P型導電性のゲート電極 13及び浅いソース/ドレイン拡散層17を同時に形成 する。

【発明が解決しようとする課題】上述した従来の製造方 法では、浅いソース/ドレイン拡散層17を形成する 際、ゲート電極13にも二フッ化ホウ素イオン18をイ オン注入している。このため、ゲート電極13に注入さ れたフッ素が、その下のゲート酸化膜12中に拡散し、 このゲート酸化膜12中に拡散したフッ素は、酸化膜中 のホウ素の拡散を促進するので、ゲート電極13中のホ ウ素がこのゲート酸化膜12を突き抜けて半導体基板1

2

1中にまで達し、トランジスタのしきい値電圧を変動さ ド膜をマスクとして前記多結晶シリコン膜中又は前記多 10 せて、半導体集積回路の信頼性を低下させるという問題 があった。

> 【0009】そこで、本発明の目的は、例えば、P型ゲ ート電極及び浅いソース/ドレイン拡散層を形成する 際、ゲート酸化膜へのフッ素の拡散を抑制することによ り、「信頼性を損なわずに半導体装置の微細化を実現する 半導体装置の製造方法を提供することである。

[0010]

【課題を解決するための手段】上述した課題を解決する ために、本発明の半導体装置の製造方法は、半導体基板 上に熱酸化膜及び多結晶シリコン膜を順次形成する工程 と、前記多結晶シリコン膜にホウ素を導入する工程と、 前記多結晶シリコン膜の上に絶縁膜又は高融点金属シリ サイド膜を堆積する工程と、前記絶縁膜又は高融点金属 シリサイド膜をパターニングする工程と、パターニング された前記絶縁膜又は高融点金属シリサイド膜をマスク として前記多結晶シリコン膜中又は前記多結晶シリコン 膜と前記熱酸化膜中にフッ素をイオン注入する工程と、 フッ素が注入された領域からホウ素を熱拡散により前記 半導体基板中に導入する工程と、前記絶縁膜又は高融点 金属シリサイド膜をマスクとして前記多結晶シリコン膜 をパターニングする工程とを有する。

[0011]

【作用】本発明の半導体装置の製造方法においては、ホ ウ素を含有する多結晶シリコン膜に対しフッ素を選択的 に導入することにより、フッ素が導入された領域では、 熱酸化膜を通したホウ素の半導体基板への拡散が促進さ れて浅い接合が形成され、一方、フッ素が導入されなか った例えばゲート領域では、ホウ素の拡散が抑制される ので、MOSトランジスタのしきい値電圧の変動を抑制 でき、信頼性の高い微細構造の半導体装置を得ることが できる。

[0012]

【実施例】以下、本発明を一実施例につき図1を参照し て説明する。

【0013】まず、図1 (a)に示すように、N型半導 体基板 (又はNウェル) 1上に厚さ6~18 nm程度の 熱酸化膜2を形成し、更に、この熱酸化膜2の上に厚さ 100~300 nm程度の多結晶シリコン膜3を堆積さ せる。

3

リコン膜3に、ホウ素4を、注入エネルギー3~15k e V及びドーズ量1×1015~1016 c m-2程度の条件 でイオン注入する。

【0015】次に、図1(c)に示すように、多結晶シ リコン膜3の上にタングステンシリサイド膜5を厚さ1 00~200 n m程度に堆積させる。

【0016】次に、図1 (d) に示すように、このタン グステンシリサイド膜5をパターニング技術によりゲー ト電極形状に加工する。

ーニングされたタングステンシリサイド膜5をマスクと して用い、ソース/ドレイン拡散層を形成すべき領域に 対応する部分の多結晶シリコン膜3又はこの多結晶シリ コン膜3とその下の熱酸化膜2に、フッ素6を、注入工 ネルギー5~40keV程度及びドーズ量1×1015~ 1016 c m-2程度の条件でイオン注入する。

【0018】次に、図1 (f) に示すように、900~ 1150℃の温度で10秒~30分程度の熱処理を行 い、フッ素を導入した領域の熱酸化膜2を介してホウ素 を半導体基板1中に拡散させ、浅いソース/ドレイン拡 20 る。 散層7を形成する。

【0019】次に、図1 (g) に示すように、タングス テンシリサイド膜5をマスクとして多結晶シリコン膜3 をパターニングすることにより、ゲート電極を形成す る。

【0020】なお、上述の実施例では、多結晶シリコン 膜3 上に、高融点金属シリサイド膜としてタングステン シリサイド膜を用いたが、チタンシリサイド膜等の他の 4

高融点金属シリサイド膜を用いても良い。これらの場 合、ゲート電極はポリサイド構造となる。また、高融点 金属シリサイド膜の代わりに酸化膜等の絶縁膜を用いて も良い。

[0021]

【発明の効果】本発明によれば、ホウ素を含有する多結 晶シリコン膜にフッ素を選択的に導入することにより、 例えば、ソース/ドレイン拡散層を形成すべき半導体基 板の領域にのみ選択的にホウ素を導入することが可能で 【0017】次に、図1(e)に示すように、このパタ 10 あり、この結果、P型導電性を持つゲート電極と浅いソ ース/ドレイン拡散層を有する微細MOSトランジスタ を得ることができ、且つ、ゲート酸化膜下の半導体基板 へのホウ素の拡散を抑制することができるので、しきい 値電圧の変動を抑えた信頼性の高い微細構造の半導体装 置を製造することができる。

【図面の簡単な説明】

【図1】本発明の一実施例による半導体装置の製造方法 を示す断面図である。

【図2】従来の半導体装置の製造方法を示す断面図であ

【符号の説明】

- 1 半導体基板
- 2 熱酸化膜
- 3 多結晶シリコン膜
- 4 ホウ素イオン
- 5 タングステンシリサイド膜
- 6 フッ素イオン
- 7 ソース/ドレイン拡散層

(a) (e)

(b) (f) (g)

(d)

